補償ブロックを備えるインサートを備える接続構成部品

专利摘要:
本発明は、１つの面上に、別の構成部品の導電性埋込領域に電気的接続される１組の導電性インサートを備える構成部品に関し、前記インサートは、変形可能材料から有利に作成されて構成部品の面に配置された導電性ブロック上に支えられる。ブロックの、インサートと接触することになる面は、埋設領域の寸法より大きな少なくとも１つの寸法を有する。
公开号:JP2011515019A
申请号:JP2010547219
申请日:2009-02-19
公开日:2011-05-12
发明作者:ダミアン・サン−パトリス；フランソワ・マリオン
申请人:コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ；
IPC主号:H01L21-60

专利说明:

[0001] 本発明は、マイクロエレクトロニクスの技術分野に関し、より具体的にはマイクロ構造およびナノ構造の製造に関する。]
[0002] 本発明は、例えば縮小されたピッチを有する他の電子構成部品とデバイスとの相互接続を可能にするスパイクまたはインサートを備えるすべての種類のデバイスに関する。]
[0003] より正確には、本発明は、インサートの特定の形状およびその実装に適合した材料を提案する。これらにより、接続プロセスまたはハイブリッド形成プロセスの間、デバイスの平行度または構成部品のトポグラフィ（トポロジ）と関係する平面度欠陥を補償することが可能になる。]
背景技術

[0004] いわゆる「フリップチップ」技法を用いる接続の分野における目下の趨勢は、「ピッチ」、換言すればチップと基板とを接続する相互接続の間隔の縮小化に向かっている。]
[0005] 前記技法では、基板が、すべての接点を単一面上に配置された「バンプ」として知られている突起または金属突起の形で保持する。このチップ上に配置された突起が適切な導体に半田付けされ得るように、チップがフリップされる。しかし、突起の硬ろう付け、バンプの熱圧着、異方性導電膜（ＡＣＦ）または導電性ポリマーの使用などの従来型のハイブリッド形成方法には、ピッチを縮小する点で限界がある。]
[0006] 国際公開第２００６／０５４００５号の文献は、硬質の導電性スパイクを延性ケースに挿入することによる相互接続を提案している。図１に示されたこのデバイスは、機械的保持と電気的相互接続とを分離することが可能である。この分離を行なうために、電気的相互接続は、硬質材で作製されたスパイク１を延性材で作製されて埋設されたケース２に挿入することによってもたらされる。] 図１
[0007] この文献は、この構造体を機械的に保持する２つの異なる方法、突起間の分子付着または接着剤の層によるものを提案している。]
[0008] 実際には、突起間の分子付着は、結合される面の平面度の要件のために、実施するのが技術的に困難である。実際、異種混合の集積化の場合、基板３とチップ４とが異なる材料で作製されることがあるので、それらは平坦でなければならず、また、追加の制約として境界面に異なる材料を有する。一例として、この文献に関して、基板３を構成する材料は延性ケース２を構成する材料とは異なる。その上、分子付着の温度は一般に高く、異なる熱膨脹係数を有する構造体の集積化に適合しない。]
[0009] もう一方の代替形態、すなわち接着層による付着も、ハイブリッド形成の後にそれを一体化するのが不可能であるために実施するのが困難である。実際、チップ４と基板３との間には、接着剤の広がりを可能にするための空間がない。さらに、加えられる圧力のために前記接着剤が境界面から押しのけられるので、ハイブリッド形成に先立って接着剤を分配することを含む解決策は受け入れられない。]
[0010] さらに、このタイプのデバイスは、ハイブリッド形成の間の平行度欠陥および「ウェーハ」のトポロジ欠陥を補償するのに使用することができない。実際、図２に示されるように、これらの欠陥が顕著な局部圧力を生成して構成部品を決定的に損傷する。平面度欠陥が含まれる場合、非接触領域が生じる恐れもある。] 図２
先行技術

[0011] 国際公開第２００６／０５４００５号
米国特許出願第２００５／１９１８４２号明細書]
課題を解決するための手段

[0012] 提案された発明は、電気的接続および機械的保持を保証し、かつハイブリッド形成段階または「ウェーハ」自体によるトポロジ欠陥を補償することを同時に可能にする技術的解決法の探求の一部分を形成する。]
[0013] したがって、本発明によれば、構成部品が、１つの面上に、別の構成部品の導電性埋込領域に電気的接続される１組の導電性インサートを備える。]
[0014] 特徴としては、本発明によれば、このインサートは、構成部品の面に配置された導電性ブロック上に支えられる。]
[0015] 本発明の状況では、この構成部品は、有利には別の基板に電気的および機械的に接続されるチップまたは基板を意味する。実際には、これは、チップ対ウェーハの接続またはウェーハ対ウェーハの接続であり得る。]
[0016] 実際、接続される第２の構成部品上に存在する延性の埋設された突起に挿入するインサート、有利にはマイクロインサートまたはマイクロスパイクを使用して、前記構成部品を接続することについてはすでに述べた。]
[0017] 本発明によれば、接続デバイスは、ベースまたはステップとしても知られている追加の要素、すなわちブロックを有し、これは構成部品、詳細にはチップの面に配置され、その上にインサートが支えられる。]
[0018] このブロックの不可欠な特徴は導電性であるということである。これは、ブロックが、Ｍ５と称される導電材料、または導電層でコーティングされたポリマーなどの絶縁材料から作製されていることを意味する。]
[0019] そのようなブロックは、その高さｈ’によっても定義される。]
[0020] 有利には、ブロックは、このブロック上のインサートの支持面より大きな面を有する。]
[0021] 有利には、この導電性ブロックは、インサートとのその接触面上に、それが支持するインサートの反対側に配置された領域の寸法より大きな少なくとも１つの寸法を有する。したがって、前記突起へのインサートの侵入の深さは、もう一方の構成部品の面で少なくとも局所的に阻止されるこのブロックによって制御される。したがって、この、高さｈ’の阻止ブロックによって、２つの構成部品間に空間を設けることが可能になり、これは、接着剤の層をそこに挿入するのにとりわけ有用である。]
[0022] 好ましい特徴によれば、導電性ブロックは変形可能材料（Ｍ５）から作製される。]
[0023] この展望から、好ましい方法では、導電性ブロックの材料（Ｍ５）は、インサートを構成する材料（Ｍ１）またはインサートが挿入される領域を構成する材料（Ｍ２）の延性より、さらに大きな延性を有する。]
[0024] この後者の条件を満たすために、一例として、インサートは金（Ａｕ）で作製され、ブロックは、アルミニウム（Ａｌ）またはインジウム（Ｉｎ）から成り、あるいはＡｕの膜でコーティングされたポリマーで作製される。]
[0025] すでに述べたように、このような構造体は、大きな面の「フリップチップ」相互接続の分野で頻繁に直面する、機械（図３）、またはウェーハ（図４）に関連した平面度欠陥を改善するのに使用することができる。実際、その構成材料の変形可能な性質のために、加えられた応力がその圧縮を引き起こすとき、ブロックの高さｈ’が局所的に変動し得て、特に、より小さくなり得る。] 図３ 図４
[0026] したがって、本発明によれば、接続される構成部品のトポロジの関数として、このブロックの寸法を設定することができる。]
[0027] Δｈで示される最大高さの変動は、ｄで示される周囲の接続の最大距離と関連付けられる。チップ対ウェーハの組立体に関して、この間隔は、相互接続領域の最大寸法に等しい。基板対基板の組立体に関して、この間隔は、プレート縁端部上のチップの周囲の接続の最大間隔に等しい。]
[0028] したがって、ハイブリッド形成の間に補償するべき、間隔ｄによって分離された周囲の接続の間の変動Δｈは次式で表される。]
[0029] Δｈ＝ｔａｎ（α）×ｄ
ここで、αは平行度欠陥（図３）を表す。] 図３
[0030] 所与の平行度欠陥αに関して、間隔ｄにおいて応力を生成するレベル変動Δｈを下の表に示す。]
[0031] ]
[0032] 本発明の状況における好ましい方法では、ブロックの高さｈ’は、ブロック構成材料Ｍ５の塑性変形または弾性変形が、大きさΔｈによって具体的に表現された平面度欠陥を補償するように寸法設定される。]
[0033] したがって、ブロックの高さｈ’のＹ％未満の変形が必要なとき、その厚さ（ｈ’）は、平行度欠陥の場合には次式で表される。]
[0034] ]
[0035] ウェーハの平面度と関連する欠陥Δｈ（図４）の場合には、Ｙ％の必要な変形の関数として示されるブロックの高さｈ’は、次式で表される。] 図４
[0036] ]
[0037] したがって、本発明は、２つの構成部品、具体的にはチップと基板との間を接続する方法に関し、第１の構成部品は、以下で述べるようにブロック上に支えられたインサートを備え、第２の構成部品は、これらインサートの反対側に配置して埋設された導電性延性領域を備える。]
[0038] したがって、インサートのブロックが、第２の構成部品の面にも対応するこれらの領域の面で少なくとも局所的に阻止されるまで、これらの領域の中へインサートを挿入することになる。]
[0039] このブロックの変形可能な性質のために、ハイブリッド形成における平行度欠陥またはウェーハの非一定の厚さの平行度欠陥の場合でさえ、これら２つの構成部品を平行に接続することができる。]
[0040] 本発明によれば、前述のように、導電性ブロックは、インサートを構成する材料（Ｍ１）および領域を構成する材料（Ｍ２）の延性より大きな延性を有する変形可能材料（Ｍ５）で作製される。さらに、導電性ブロックは、適切に定義された高さｈ’を有する。]
[0041] ハイブリッド形成における平行度欠陥が含まれているとき、ブロックの高さｈ’は次式で定義され、]
[0042] ]
[0043] ここで、
−αは平行度欠陥を表し、
−ｄは２つのインサート（１）の間の最大距離を表し、
−Ｙはインサート（１）を支持するブロック（５）の変形を表す。]
[0044] 構成部品の厚さが非一定の値であるとき、ブロックの高さｈ’は次式で定義され、]
[0045] ]
[0046] ここで、
− Δｈは２つの相互接続要素（５、１）の間の最大高さの変動を表し、
− Ｙはインサート（１）を支持するブロック（５）の変形を表す。]
[0047] これは、２つの並置のインサートだけに限らず当てはまることに留意されたい。実際、Δｈは、したがって２つの任意の相互接続要素間の高さにおける変動を表すことができる。]
[0048] 前述のように、この接続の機械的保持は、２つの構成部品の境界面においてインサートのブロックによって与えられた空間に導入される接着剤によって実現することができる。]
[0049] 優れた保持を保証するために導入される接着剤の体積を予想するのに、ブロックの寸法設定も用いることができる。特に、基板上のチップのハイブリッド形成という特定の場合には、接着剤の体積は次式となり、
Ｖａｄｈｅｓｉｖｅ＝１．１×（ｐｉｔｃｈ２−Ｌ×ｌ）×ｈ’×Ｎ
ここで、
−ｐｉｔｃｈは２つの基本パターン間の反復のピッチを示し、
−Ｎは相互接続要素（要素＝インサート＋ブロック）の数を示し、
−ｈ’は斬新なブロックの高さを示し、
−Ｌは斬新なブロックの幅を示し、
−ｌは斬新なブロックの長さを示す。]
[0050] この式で、チップ全体にわたって均一な接合を得るために、堆積される最小の体積が、係数１．１によって１０％だけ大きく評価され得る。]
[0051] 接着剤は、制御された高さに堆積されるように、局所的堆積によってチップの中心に分配することができ、あるいは遠心分離によって分配することができる。]
[0052] このように、本発明によって、従来技術の不備点、すなわちインサートが変形可能材料上に配置されない場合、挿入段階における平面度欠陥（図２参照）または平行度欠陥に関連した非常に顕著な局所的応力によって引き起こされる相互接続および構成部品自体の不可逆劣化を解決することが可能になる。] 図２
[0053] 前述のように、本発明は、非常に多くの方法で用いることができ、特に異種混合材料の「フリップチップ」タイプ相互接続向け、例えば大規模赤外線撮像装置向けに用いることができる。]
[0054] 本発明が実施され得る方法および結果として生じる利点が、添付図に支援された以下の実施形態の実施例からより明白になるはずであるが、実施例は情報の目的で示され、限定するものではない。]
図面の簡単な説明

[0055] 従来技術による基板対チップの接続システムを示す図である。
平行度欠陥がある場合に従来技術のデバイスに対してかかる応力を示す図である。
長距離の平行度欠陥の改善を可能にする斬新な構造体の図である。
ウェーハのトポロジに関連した平面度欠陥の改善を可能にする斬新な構造体の図である。
斬新なデバイスを製造する方法の図である。
平行度欠陥を改善し、かつ粘着性フィルムの集積化を可能にする斬新な構造体の変形を示す図である。
ウェーハに関連した平面度欠陥を改善し、かつ粘着性フィルムの集積化を可能にする斬新な構造体の変形を示す図である。]
実施例

[0056] 図５に示される以下の方法で、斬新な相互接続デバイスを作製することができる。
−チップ４または基板３上に、ステップ５およびスパイク１を構成する材料（それぞれＭ５およびＭ１）の多層を堆積し（図５Ａ）、
−材料Ｍ１で作製された層を樹脂堆積／光／エングレービングし（図５Ｂ）、
−材料Ｍ５で作製された層を樹脂堆積／光／エングレービングし（図５Ｃ）、
−「平坦化」樹脂６を堆積し（図５Ｄ）、
−ある温度で（図５Ｅ）、あるいはＵＶを用いて樹脂インプレッションの成形および樹脂レチキュレーションを行ない、
−イオンミリングまたはプラズマＲＩＥによって樹脂形状を複製する（図５Ｆ）。] 図５ 図５Ａ 図５Ｂ 図５Ｃ 図５Ｄ 図５Ｅ 図５Ｆ
[0057] 米国特許出願第２００５／１９１８４２号の文献は、ポリイミド作製段階を説明しており、前述のように、その上にインサートを作製することが考えられる。]
[0058] 変形可能なブロック５上に実装されたスパイク１の、対応する要素（チップ４または基板３）の延性ケース２への挿入、および接着剤７による相互接続の保持が、平行度欠陥およびウェーハ関連の平面度欠陥の場合について、それぞれ図６および図７に示されている。] 図６ 図７
[0059] 本出願から、斬新な組立体によって、
−インサートの下に配置されたステップまたは阻止ブロックによるｚ方向挿入のブロッキングの制御、
−構成部品上の圧力の均一化をもたらすブロックの変形による、挿入圧力に関する許容範囲の増加、
−ブロックの変形による、面の平面度欠陥の補償、
−挿入の間に放出された余分な材料を管理し、スパイク間の空所によって短絡の生成を回避すること、
−ステップの厚さによってチップと基板との間の厚さを制御することにより、均一な粘着性フィルムの集積化を許容すること、が可能になることにより、多くの利点がもたらされるのが事実上明白である。]
[0060] １スパイク，導電性インサート，相互接続要素
２ケース，埋没領域
３基板，素子
４チップ，素子
５ ステップ，導電性ブロック，相互接続要素
６平坦化樹脂
７ 接着剤]

权利要求:

請求項1
構成部品（４）の１つの面上に配置された導電性ブロック（５）上に支えられた１組の導電性インサート（１）を備える構成部品（４）と、１組の導電性の埋設領域（２）であって、前記インサート（１）の反対側に配置され、前記ブロック（５）の寸法より小さな少なくとも１つの寸法をそれらのコンタクト領域に有する埋設領域（２）を１つの面上に備えた第２の構成部品（３）と、の間の電気的接続の方法において、前記インサート（１）を前記埋設領域（２）に挿入する段階を含み、前記導電性ブロック（５）が、前記インサート（１）を構成する材料（Ｍ１）の延性および前記領域（２）を構成する材料（Ｍ２）の延性より大きな延性を有する変形可能材料（Ｍ５）で作製され、前記導電性ブロック（５）が、次式によって定義されるｈ’を有し、ここで、αは平行度欠陥を表し、ｄは２つのインサート（１）の間の最大距離を表し、Ｙは前記インサート（１）を支持する前記ブロック（５）の変形を表す、あるいは次式によって定義されるｈ’を有し、ここで、Δｈは２つの相互接続要素（５、１）の間の最大高さの変動を表し、Ｙは前記インサート（１）を支持する前記ブロック（５）の変形を表す、接続方法。
請求項2
前記インサート（１）が金（Ａｕ）で作製され、前記ブロック（５）がアルミニウム（Ａｌ）またはインジウム（Ｉｎ）から成る、あるいはＡｕの膜でコーティングされたポリマーで作製されることを特徴とする請求項１に記載の接続方法。
請求項3
前記インサート（１）を、前記ブロック（５）が少なくとも局所的に阻止されるまで前記領域（２）に挿入することを特徴とする請求項１または２に記載の接続方法。
請求項4
前記２つの構成部品間の機械保持が、前記２つの構成部品の境界面における結合によってもたらされることを特徴とする請求項１から３のいずれか一項に記載の接続方法。
請求項5
接着剤の体積が次式によって求められ、Ｖａｄｈｅｓｉｖｅ＝１．１×（ｐｉｔｃｈ２−Ｌ×ｌ）×ｈ’×Ｎここで、ｐｉｔｃｈは２つの基本パターン（１）間の反復のピッチを示し、Ｎは相互接続要素（５、１）の数を示し、ｈ’は前記ブロック（５）の高さを示し、Ｌは前記ブロック（５）の幅を示し、ｌは前記ブロック（５）の長さを示すことを特徴とする請求項４に記載の接続方法。